Полное объяснение процесса производства чипов (2/2): от пластины до упаковки и тестирования

Производство каждого полупроводникового продукта требует сотни процессов, и весь производственный процесс разделен на восемь шагов:Обработка пластин - окисление - фотолитография - травление - осаждение тонкой пленки - Взаимосвязь - Тестирование - Упаковка.

---

Шаг 5: Осаждение тонкой пленки

Чтобы создать микро -устройства внутри чипа, нам необходимо постоянно откладывать слои тонких пленок и удалять избыточные детали с помощью травления, а также добавлять несколько материалов для разделения различных устройств. Каждый транзистор или ячейка памяти построена шаг за шагом через вышеуказанный процесс. «Тонкая пленка», о которой мы здесь говорим, относится к «пленке» с толщиной менее 1 микрона (мкм, миллионов метров), которая не может быть изготовлена ​​обычными методами механической обработки. Процесс размещения пленки, содержащей необходимые молекулярные или атомные единицы на пластине, является «осаждением».

Чтобы сформировать многослойную полупроводниковую структуру, нам нужно сначала сделать стек устройства, то есть попеременно сложить несколько слоев тонких металлических (проводящих) пленок и диэлектрических (изолирующих) пленок на поверхности пластины, а затем удалить избыточные части посредством повторяющихся процессов травления, образуя трехмерную структуру. Методы, которые можно использовать для процессов осаждения, включают химическое осаждение пара (ССЗ), осаждение атомного слоя (ALD) и физическое осаждение пара (PVD), и методы, использующие эти методы, могут быть разделены на сухое и влажное осаждение.

Химическое осаждение паров (сердечно -сосудистые заболевания)

В химическом осаждении паров газы предшественников реагируют в реакционной камере, образуя тонкую пленку, прикрепленную к поверхности пластины, и побочных продуктов, которые выкачиваются из камеры. Усиленное в плазме химическое осаждение паров использует плазму для генерации реагентов. Этот метод снижает температуру реакции, что делает его идеальным для чувствительных к температуре структур. Использование плазмы также может уменьшить количество осаждений, часто приводящих к фильмам более качественного.

Осаждение атомного слоя (ALD)

Осаждение атомного слоя образует тонкие пленки, положив только несколько атомных слоев за раз. Ключом к этому методу является цикл независимых шагов, которые выполняются в определенном порядке, и поддерживать хороший контроль. Покрытие поверхности пластины предшественником является первым шагом, а затем вводятся разные газы для реагирования с предшественником, чтобы сформировать желаемое вещество на поверхности пластины.

Физическое осаждение пара (PVD)

Как следует из названия, физическое осаждение паров относится к формированию тонких пленок физическими средствами. Платеж - это метод физического осаждения паров, который использует аргоновую плазму для распыления атомов из цели и откладывает их на поверхность пластины, чтобы сформировать тонкую пленку. В некоторых случаях депонированная пленка может быть обработана и улучшена с помощью таких методов, как ультрафиолетовая тепловая обработка (UVTP).

Шаг 6: Взаимосвязь

Проводимость полупроводников находится между проводниками и непроводниками (то есть изоляторами), что позволяет нам полностью контролировать поток электроэнергии. Литография на основе пластин, процессы травления и осаждения могут создавать компоненты, такие как транзисторы, но они должны быть подключены, чтобы обеспечить передачу и прием питания и сигналов.

Металлы используются для соединения схемы из -за их проводимости. Металлы, используемые для полупроводников, должны соответствовать следующим условиям:

· Низкое удельное сопротивление: Поскольку металлические цепи должны проходить ток, металлы в них должны иметь низкое сопротивление.

· Термохимическая стабильность: Свойства металлических материалов должны оставаться неизменными во время процесса соединения металла.

· Высокая надежность: По мере развития технологии интегрированной схемы даже небольшое количество металлических межсоединений должно иметь достаточную долговечность.

· Стоимость производства: Даже если первые три условия соблюдаются, стоимость материала слишком высока, чтобы удовлетворить потребности массового производства.

В процессе взаимосвязи в основном используются два материала, алюминий и медь.

Алюминиевый процесс взаимосвязи

Процесс алюминиевой взаимосвязи начинается с осаждения алюминия, фоторезистского применения, воздействия и развития с последующим травлением для избирательного удаления любого избыточного алюминия и фоторезиста перед входом в процесс окисления. После завершения вышеуказанных шагов процессы фотолитографии, травления и осаждения повторяются до тех пор, пока взаимосвязь не будет завершена.

В дополнение к своей превосходной проводимости, алюминий также легко фотолитографа, травления и месторождения. Кроме того, он имеет низкую стоимость и хорошую адгезию к оксидной пленке. Его недостатки заключаются в том, что его легко коррозировать и имеет низкую температуру плавления. Кроме того, чтобы предотвратить реагирование алюминия с кремнием и вызывая проблемы с подключением, необходимо добавить отложения металла в отдельный алюминий от пластины. Это месторождение называется «Барьер -метал».

Алюминиевые цепи образуются путем осаждения. После того, как пластина попадает в вакуумную камеру, тонкая пленка, образованная алюминиевыми частицами, будет прилипать к пластине. Этот процесс называется «осаждением паров (VD)», который включает химическое осаждение паров и физическое осаждение паров.

Медный взаимодействие процесс

По мере того, как полупроводниковые процессы становятся более сложными, а размеры устройства сокращаются, скорость соединения и электрические свойства алюминиевых цепей больше не являются адекватными, и необходимы новые проводники, которые соответствуют требованиям как размера, так и требованиях к затратам. Первая причина, по которой медь может заменить алюминий, заключается в том, что он имеет более низкое сопротивление, что позволяет ускорять скорость соединения устройства. Медь также более надежна, потому что она более устойчива к электромиграции, движению ионов металлов, когда ток течет через металл, чем алюминий.

Однако медь не легко образует соединения, что затрудняет испарение и удаление с поверхности пластины. Чтобы решить эту проблему, вместо травления медь, мы осаждаем и отводили диэлектрические материалы, которые образуют паттерны металлической линии, состоящие из траншей и VIA, где это необходимо, а затем заполняют вышеупомянутые «паттерны» с меди для достижения взаимосвязи, процесса, называемого «дамасеном».

По мере того, как атомы меди продолжают диффундировать в диэлектрик, изоляция последнего уменьшается и создает барьерный слой, который блокирует атомы медь от дальнейшей диффузии. Затем на барьерном слое образуется тонкий слой семян меди. Этот шаг позволяет гальванировать, что представляет собой заполнение высоких схем аспекта с медной. После заполнения избыточная медь может быть удален с помощью металлической химической механической полировки (CMP). После завершения может быть осаждена оксидная пленка, а лишняя пленка может быть удалена с помощью фотолитографии и процессов травления. Приведенный выше процесс должен повторяться до тех пор, пока не будет завершена взаимосвязь меди.

Из приведенного выше сравнения видно, что разница между взаимосвязью меди и алюминиевой взаимосвязкой заключается в том, что избыточная медь удаляется металлом CMP, а не травлением.

Шаг 7: Тестирование

Основная цель теста состоит в том, чтобы проверить, соответствует ли качество полупроводникового чипа определенного стандарта, чтобы устранить дефектные продукты и повысить надежность чипа. Кроме того, протестированные дефектные продукты не будут входить на шаг упаковки, который помогает сэкономить стоимость и время. Электронная сортировка матрицы (EDS) - это метод испытаний для пластин.

EDS - это процесс, который проверяет электрические характеристики каждого чипа в состоянии пластины и тем самым повышает урожай полупроводника. EDS можно разделить на пять шагов, следующим образом:

01 Электрический мониторинг параметров (EPM)

EPM является первым шагом в полупроводниковом тестировании чипов. Этот шаг будет проверять каждое устройство (включая транзисторы, конденсаторы и диоды), необходимые для полупроводниковых интегрированных цепей, чтобы гарантировать, что их электрические параметры соответствуют стандартам. Основной функцией EPM является предоставление измеренных электрических характеристик данных, которые будут использоваться для повышения эффективности процессов производства полупроводников и производительности продукта (не для обнаружения дефектных продуктов).

02 Тест на старение пластин

Скорость дефекта полупроводников поступает из двух аспектов, а именно скорости производственных дефектов (выше на ранней стадии) и скорости дефектов во всем жизненном цикле. Тест старения пластин относится к тестированию пластины при определенной температуре и напряжении переменного тока/постоянного тока, чтобы выяснить продукты, которые могут иметь дефекты на ранней стадии, то есть для повышения надежности конечного продукта путем обнаружения потенциальных дефектов.

03 Обнаружение

После того, как тест старения завершен, чип полупроводника должен быть подключен к тестовому устройству с помощью зонда, а затем на пластине можно выполнить тестирование температуры, скорости и движения для проверки соответствующих функций полупроводника. Пожалуйста, смотрите таблицу для описания конкретных этапов испытаний.

04 Ремонт

Ремонт является наиболее важным стадием испытаний, потому что некоторые дефектные чипы могут быть отремонтированы, заменив проблемные компоненты.

05.

Чипы, которые провалили электрический тест, были разобрались на предыдущих шагах, но их все еще нужно пометить, чтобы их отличить. В прошлом нам нужно было отмечать дефектные чипы специальными чернилами, чтобы убедиться, что их можно было идентифицировать невооруженным глазом, но теперь система автоматически сортирует их в соответствии с значением тестовых данных.

Шаг 8: Упаковка

После предыдущих нескольких процессов пластина будет образовывать квадратные чипы одинакового размера (также известные как «отдельные фишки»). Следующее, что нужно сделать, это получить отдельные чипы путем резки. Недавно вырезанные чипы очень хрупкие и не могут обмениваться электрическими сигналами, поэтому их необходимо обрабатывать отдельно. Этот процесс - упаковка, которая включает в себя формирование защитной оболочки за пределами полупроводникового чипа и позволяет им обмениваться электрическими сигналами с внешней стороной. Весь процесс упаковки разделен на пять этапов, а именно, а также распиливание пластины, прикрепление к одной чипе, взаимосвязь, формование и тестирование на упаковку.

01 распиливание пластин

Чтобы вырезать бесчисленные плотно расположенные чипсы из пластины, мы сначала должны тщательно «размолоть» заднюю часть пластины, пока его толщина не удовлетворит потребности процесса упаковки. После шлифования мы можем разрезать линию писца на пластине до тех пор, пока не будет отделен полупроводник.

Существует три типа технологии распиливания пластин: резка лезвия, лазерная резка и резка плазма. Клинировка лезвия - это использование алмазного лезвия для разрезания пластины, которая подвержена трению тепла и мусора и, таким образом, повреждена пластина. Лазерная нагрузка имеет более высокую точность и может легко обрабатывать пластины с тонкой толщиной или небольшим расстоянием расстояния линий писца. Плазменная кубика использует принцип травления в плазме, поэтому эта технология также применима, даже если расстояние между линиями линий писца очень мало.

02 ВКЛЮЧЕНИЕ

После того, как все чипы отделяются от пластины, нам необходимо прикрепить отдельные чипы (отдельные пластины) к подложке (ведущая рама). Функция субстрата заключается в защите полупроводниковых чипов и позволяет им обмениваться электрическими сигналами с внешними схемами. Жидкая или сплошная лента может использоваться для прикрепления чипсов.

03 Взаимосвязь

После прикрепления чипа к подложке нам также необходимо подключить точки контакта двух для достижения электроэнергии. Существует два метода соединения, которые можно использовать на этом этапе: проволочная связь с использованием тонких металлических проводов и связанного скинков с использованием сферических золотых блоков или оловянных блоков. Проволочное соединение - это традиционный метод, и технология склеивания Flip Chip может ускорить производство полупроводников.

04 Формование

После завершения подключения полупроводникового чипа необходим процесс формования, чтобы добавить пакет снаружи чипа для защиты полупроводниковой интегрированной цепи от внешних условий, таких как температура и влажность. После того, как форма пакета сделана по мере необходимости, нам необходимо поместить в форму полупроводникового чипа и эпоксидного литья (EMC) и запечатать его. Запечатанный чип - это окончательная форма.

05 Упаковочный тест

Чипы, которые уже имели свою окончательную форму, также должны пройти окончательный тест на дефект. Все готовые полупроводниковые чипы, которые входят в окончательный тест, являются готовыми полупроводниковыми чипами. Они будут размещены в испытательном оборудовании и устанавливают различные условия, такие как напряжение, температура и влажность для электрических, функциональных и скоростных тестов. Результаты этих тестов могут быть использованы для поиска дефектов и повышения качества продукции и эффективности производства.

Эволюция технологии упаковки

По мере того, как размер чипа уменьшается и требования к производительности увеличиваются, упаковка претерпела много технологических инноваций за последние несколько лет. Некоторые ориентированные на будущее технологии и решения упаковки включают в себя использование осаждения для традиционных направленных процессов, таких как упаковка на уровне пластин (WLP), процессы ударов и технологии перераспределения слоя (RDL), а также технологии травления и очистки для производства пластин.

Что такое продвинутая упаковка?

Традиционная упаковка требует, чтобы каждый чип был вырезан из пластины и помещал в форму. Упаковка на уровне пластин (WLP)-это тип расширенной технологии упаковки, которая относится к непосредственному упаковке чипа, все еще на пластине. Процесс WLP - сначала упаковать и проверить, а затем отделить все сформированные чипы от пластины за один раз. По сравнению с традиционной упаковкой преимущество WLP составляет более низкую стоимость производства.

Усовершенствованная упаковка можно разделить на 2D -упаковку, 2,5D -упаковку и 3D -упаковку.

Меньшая 2D -упаковка

Как упоминалось ранее, основная цель процесса упаковки включает в себя отправку сигнала полупроводникового чипа снаружи, а удары, образованные на пластине, представляют собой точки контакта для отправки сигналов ввода/вывода. Эти удары делятся на фанат и раздувание. Бывший вентилятор находится внутри чипа, а последний вентилятор находится за пределами диапазона чипов. Мы называем ввод -входы/выходного сигнала (вход/вывод), а количество ввода/вывода называется количеством ввода/вывода. Количество ввода/вывода является важной основой для определения метода упаковки. Если количество ввода/вывода низкое, используется упаковка вентиляторов. Поскольку размер чипа не сильно меняется после упаковки, этот процесс также называется упаковкой SIP-масштаба (CSP) или упаковкой SIP-шкалы на уровне пластин (WLCSP). Если количество ввода/вывода высокое, обычно используется упаковка, а в дополнение к ударам требуются слои перераспределения (RDL) для включения маршрутизации сигнала. Это «упаковка на уровне пластины (FOWLP)».

2.5D упаковка

2.5D -упаковка может помещать два или более типа чипов в один пакет, позволяя направлять сигналы в боковом направлении, что может увеличить размер и производительность пакета. Наиболее широко используемый метод 2,5D упаковки - поместить память и логические чипы в один пакет через кремниевый интерпозер. 2,5D Упаковка требует основных технологий, таких как сквозные VIAS (TSVS), микромельки и тонкие RDL.

3D упаковка

Технология 3D -упаковки может помещать два или более типа чипов в один пакет, позволяя направлять сигналы вертикально. Эта технология подходит для более мелких и более высоких полупроводниковых чипов. TSV может использоваться для чипов с высоким количеством ввода/вывода, а проволочная связь может использоваться для чипов с низким количеством ввода/вывода и в конечном итоге образует систему сигналов, в которой чипы расположены вертикально. Основные технологии, необходимые для 3D-упаковки, включают технологию TSV и микро-бомб.

До сих пор восемь этапов производства полупроводниковых продуктов «Обработка пластин - окисление - фотолитография - травление - осаждение тонкой пленки - Межкомпенция - тестирование - упаковка» была полностью введена. От «песка» до «чипсов», полупроводниковая технология выполняет реальную версию «превращения камней в золото».

---

Vetek Semiconductor - профессиональный китайский производительКарбидовое покрытие тантала, Кремниевое карбидовое покрытие, Специальный графит, Керамика из карбида кремнияиДругая полупроводниковая керамикаПолем Vetek Semiconductor стремится предоставлять передовые решения для различных продуктов SIC пластин для полупроводниковой промышленности.

Если вы заинтересованы в вышеуказанных продуктах, пожалуйста, не стесняйтесь обращаться к нам напрямую.  

Толпа: +86-180 6922 0752

WhatsApp: +86 180 6922 0752

Электронная почта: anny@veteksemi.com